2238 8K图像信号发生器数据读出管理
点击次数：1081 更新时间：2021-11-25
2238 8K图像信号发生器的基本原理如下：通过模拟产生CCD相机输出控制时序，将特定图像进行循环播放输出。目标图像数据可通过PC机进行加载，并且需要进行非易失性存储。这样在完成图像加载之后，系统一经启动就能够将图像数据按照要求进行输出。目标图像按要求均是灰度图像，可以是单帧、也可以是多帧，可以是从相机采集而来，也可以是通过Matlab仿真模拟得到的。选择载入不同的目标图像序列，则系统可以完成不同的需求任务。
2238 8K图像信号发生器数据读出管理：
数据读取输出是指FPGA模拟CCD相机输出时序，将FLASH中的数据通过CameraLink接口进行循环输出。所选的FLASH的单片读出速率可达25MB/s,由于8片FLASH可以并行读出，所以整个系统的数据读出率可以达到200MB/s。这样有利于模拟出较高帧频的CCD相机输出。当系统进行图像数据读取输出时，FPGA中设置了FIFO来缓冲数据。CameraLink输出管理模块产生相机时序，将FIFO中的数据按要求送到CameraLink接口。对于从FLASH向FIFO转移数据，先将各FLASH中的2KB数据被读入其在FPGA中对应的RAM中；然后控制各RAM中的数据被按顺序转移至FIFO中，控制器通过FIFO的数据深度来判断是否需要继续读入数据，当判断FIFO中的数据快满时暂停读取，这时由于数据继续被读出，随着FIFO中的数据减少到一定程度时，启动将RAM中的数据继续读入FIFO；一旦一个RAM中的数据被转移，则FLASH读取管理模块继续将该FLASH中的后续数据写入该RAM。
在加载某种8位数据宽度、双通道输出的目标图像时，使用Chipscope得到的CameraLink信号如图5所示。其中，strobe为时钟信号，dval,lval,fval分别是数据有效、行有效、帧有效信号。观测结果说明输出的数据与加载的数据保持一致，输出控制时序也符合要求。为了模拟出不同类型的CCD相机，只需要修改FPGA程序中设定的strobe时钟频率、Lineblanking时间、Frameblanking时间等必要参数即可。
在线客服